AI データセンター サーバー ラック: 800V DC/DC 電源アーキテクチャ
Jun 24, 2026
伝言を残す
TL;DR:AI サーバー ラックはメガワット レベルの電力密度を目指して競争しており、従来の AC/48V アーキテクチャでは追いつくことができません。{0}業界は、800V-～-50V（3 段）、800V-～-（2 段）、および 48V シングルステージ VRM の 3 つの主要な DC/DC 変換ルートを備えた 800V- 高電圧 DC（HVDC）バス システムに移行しています。それぞれの効率、電力密度、拡張性のバランスが異なります。このガイドでは、3 つのアーキテクチャすべて、そのコア トポロジ、GaN デバイスと垂直電源供給の新たな役割について詳しく説明します。
2022 年には、単一の AI プロセッサーが約 0.4 kW の電力を消費しました。いっぱいサーバーラックキャビネットの消費電力は 60 kW 未満です。 2024 年に早送りすると、プロセッサーの出力はすでに 2 kW の基準を超え、個々のラックの出力は 150 kW を超えています。業界の予測では、2027 年から 2030 年までに単一プロセッサの出力は 2 ～ 4 kW に達し、ラックレベルの消費電力がそれに近づくと予想されています。{10}600kW～1MW.
このような急激な成長は、冷却システムにストレスを与えるだけではありません。これは、私たちが何十年にもわたって AI データセンターのサーバー ラックに電力を供給してきた方法を根本的に破壊します。従来の AC{2}} から - 48V の電源チェーンは限界に達しつつあります。反応は？ 800V 高電圧直流 (HVDC) バス アーキテクチャと高度な DC/DC コンバータ トポロジへの業界全体の移行。-
この投稿では、AI データセンターの電力供給の完全な進化を計画します。 3 つの主流の 800V DC/DC 電源方式、それらの主な違い、ラック密度がメガワット範囲に向かって上昇するにつれて各アーキテクチャがどこに適合するかを学びます。
AI はデータセンターの電力アーキテクチャの変化をどのように推進しているのでしょうか?
AI コンピューティングは急速に成長しており、単一ラックの消費電力は 2022 年の 60 kW 未満から 2024 年には 150 kW 以上に急増しています。2030 年までに、個々の AI サーバー ラックは 600 kW から 1 MW を消費する可能性があります。{0}この爆発的な成長により、従来の AC/48V 電源サプライ チェーンは時代遅れになり、電気がプロセッサーに到達する方法の完全な再考を余儀なくされています。
数字は明確な物語を語ります。 2022 年には、単一の AI プロセッサーが約 0.4 kW を消費しました。 2023 年までに、その数字はすでに 1 kW の壁を突破しており、単一ラックで 100 kW に近づいています。 2024 年以降、プロセッサの消費電力は 2 kW を超え、ラックレベルの需要は 150 kW を超えています。{10}
NVIDIA の Blackwell{0}} 世代の GPUこの傾向を実際に表しています。 DGX GB200 NVL72 システムは、72 個の GPU を単一の水冷ラックに詰め込んでおり、単一のエンクロージャから 100 kW を超える計算能力を引き出します。{4}}そして、AI インフラストラクチャの拡張はまだ初期段階にあります。
さらに先を見ると、軌道はさらに急になります。 2027 年から 2030 年の間に、単一プロセッサは 2 ～ 4 kW に達し、個々のラックは 600 kW に向かって進み、最終的には 1 MW に近づく可能性があります。この密度では、単相 AC 入力電源ユニット (PSU) と 48V DC バスをベースにした従来のアーキテクチャは、決して対処できるように設計されていなかった課題に直面します。電流が大きくなると、抵抗損失が大きくなります。銅配線が厚くなると、コストと重量が増加します。また、従来の電力変換ハードウェアに必要な物理スペースは、それが機能することを目的としたコンピューティング ハードウェアと直接競合します。
まさにこれが、業界が高電圧 DC アーキテクチャに移行し、ラック内の DC/DC 変換チェーンのあらゆる段階を再考している理由です。{0}
AI データセンターの電力アーキテクチャ進化の 3 段階
現在の電力システムから将来のメガワット対応ラックへの道のりは、一足飛びではありません。{0}これは 3 段階の進化であり、各段階はサポートできるラックの電力密度と使用する変換トポロジによって定義されます。
ステージ 1: 現在のアーキテクチャ (ラックあたり 250 kW 未満)
今日のデータセンターは、48V DC バスを備えた分散型 UPS システムを使用しています。電力供給パスは次のようになります。
中圧交流（10～34.5 kV）が施設に入る-
線間周波数変圧器は、380V の三相-低圧-AC に降圧します。
配電ユニットと回路ブレーカーにより各ラックに配線されます。
ラック内の PSU は AC を 48V DC に変換します
中間バスコンバータ (IBC) はマザーボード上で 48V を 12V に降圧します
電圧レギュレータ モジュール (VRM) はプロセッサ コアに最終的な 0.8V を供給します。
分散型バッテリ バックアップ ユニット (BBU) は 48 V バスに接続され、無停電電源を提供します。このアーキテクチャは現在のラック密度ではうまく機能しますが、次のような世界向けに設計されました。データセンターの消費電力ラックあたりの電力は数百キロワットではなく、数十キロワットで測定されました。
ステージ 2: 近未来 (ラックあたり約 500 kW)
ラックの電力密度が上昇するにつれて、PSU は IT ラックから完全に外されています。新しいアプローチでは、三相高電圧 DC サイド キャビネットを使用します。--
このモデルでは、電源側のキャビネットに三相 PSU と BBU が収納されています。{0}{1}高電圧バスを介してプラスまたはマイナス 400V または 800V DC を IT ラックに供給します。-。 IT ラック内の DC/DC コンバータは、その電圧を各コンポーネントが必要とするレベルまで降圧します。このアーキテクチャは、グリッドとプロセッサ間の変換ステージの数を減らすことにより、変換効率と電力密度の両方を大幅に向上させます。
ステージ 3: 2030 年のビジョン (ラックあたり 1 MW)
メガワット-レベルのラック電力では、アーキテクチャはハイブリッド DC マイクログリッドに進化します。ソリッドステート変圧器（SST）は、従来の周波数変圧器やサイドキャビネットに代わるものであり、より高い電力密度で単段電力変換を実現します。-
ソリッドステート回路ブレーカー（SSCB）と組み合わせると、高電圧 DC バス上に構築された DC マイクログリッドが作成されます。-これにより、電源、グリッド、負荷、エネルギー貯蔵のマルチポート DC 結合が可能になります。 IT ラックは 800 V 以上で直接動作し、プロセッサ コアでは 48 V、次に 12 V、最後に 0.8 V に降圧変換されます。{6}}
結論
AC から HVDC、ハイブリッド DC マイクログリッドまで、これら 3 つの段階は明確な進化の道筋を描きます。 AI の大規模言語モデルとインテリジェント コンピューティング センターがスケールアップするにつれて、800 V HVDC はオプションのアップグレードから次世代 AI インフラストラクチャに必要な基盤へと移行しています。{2}}
3 つの主流の 800V DC/DC 電源方式とは何ですか?
800V HVDC ラック内では、3 つの主要な DC/DC 変換スキームが、800V 入力から AI プロセッサが必要とする 0.8V コア電圧までの多段階パスを処理します。{1}これらは、変換ステージの数、VRM 入力電圧、効率、密度、エコシステムの互換性の間で生じるトレードオフが異なります。
3 つのスキームとその主な特徴は次のとおりです。
スキーム 1: 800V から 50V (3 段階変換)
このアプローチでは、高電圧 IBC と LLC 共振コンバータを 16:1 の比率で使用し、800V を約 50V まで降圧します。{0} 2 段目の低電圧 IBC (8:1 のハイブリッド スイッチド キャパシタ コンバータ)-- により、電圧はさらに約 6V まで低下します。最後に、VRM モジュールが出力を GPU コアに配信します。
利点:成熟した 48V エコシステムを再利用します。 6V 低電圧 VRM 設計により、拡張性が向上し、VRM 電力密度の向上に役立ちます。-
短所:3 段階のコンバージョン チェーンはより長くなります。-ステージが追加されるたびに損失が増加し、全体の効率が低下します。
スキーム 2: 800V から 12V (2 段階変換)
この方式では、高電圧 IBC (64:1 の LLC) を使用して 800V を 12V に直接変換します。{0}そこから、VRM モジュールが GPU コアに直接出力します。
利点:たったの2ステージ。パスが短いほど、アーキテクチャが単純になり、コンポーネントが少なくなります。
短所:VRM は 12V 入力で動作するため、電力密度と電流処理能力が制限されます。-。これにより、IBC と VRM の間に電力供給ネットワーク (PDN) のボトルネックが発生する可能性があります。
スキーム 3: 48V シングル-ステージ VRM (準 2- ステージ)
このスキームは、高電圧 IBC (LLC 16:1) と 48V 単段 VRM を組み合わせたものです。- VRM は出力を GPU コアに直接配信します。
利点:準{0}}2- アーキテクチャを形成し、電力伝送経路を短縮します。
短所:GPU の近くに配置されたシングル ステージ VRM は、電力密度が比較的低くなります。{0}
簡単な比較
VRM 入力側を見ると、800V-～-50V 方式と 800V-～-12V 方式の両方が 12V または 6V を VRM に供給します。対照的に、48V シングルステージ VRM スキームは、VRM 入力として約 48V を使用します。この違いに基づいて、3 つのアーキテクチャを 2 つのカテゴリに分類できます。12V/6V VRM ベースのものと 48V VRM ベースのものです。
12V/6V VRM アーキテクチャは AI サーバー ラックでどのように機能しますか?
12V/6V VRM アーキテクチャでは、多相降圧コンバータが、12V または 6V から GPU コアが必要とする約 0.8V ～ 1V までの最終電圧変換を処理します。このトポロジは、AI プロセッサの極端な電流要求に適していますが、パッケージング、磁気統合、および熱管理に高い要件が課されます。
多相降圧コンバータ-
800V-～-50V スキームと 800V-～-12V スキームの両方で、VRM に到達するバス電圧は約 12V または 6V で、出力目標は約 1V です。多相降圧コンバータは、この変換ニーズに非常によく適合します。出力電流を複数の並列位相に分割することで、個々のコンポーネントへのストレスが軽減され、過渡応答が改善されます。
ただし、最新の AI チップに必要な大量の出力電流 (数百から千アンペア以上) により、VRM 設計のあらゆる側面が限界に達しています。パッケージングでは寄生インダクタンスを最小限に抑える必要があります。磁気コンポーネントは、狭いスペースで大電流を処理する必要があります。また、熱ソリューションは、非常に狭い領域から大量の熱を除去する必要があります。
水平方向の電力供給とその限界
従来の 12V VRM 設計は、マザーボード全体に電流を「水平に」配線します。電力供給ネットワーク (PDN) トレースは、VRM からプロセッサー ソケットまで横方向に実行されます。プロセッサの電流が中程度の場合、これは正常に機能しました。
しかし、AI チップの電流が数百アンペア、さらには数千アンペアにまで急増すると、水平 PDN トレースの寄生抵抗と寄生インダクタンスが深刻なパフォーマンスのボトルネックになります。
過渡応答は次のような影響を受けます。長い電流経路と高い寄生パラメータにより、高速の負荷変化をサポートすることが困難になります。{0}
効率の頭打ち:PDN 損失が総電力消費量に占める割合が増大しており、さらなる効率向上の達成が困難になっています。
垂直電源供給が水平電源供給に取って代わられるのはなぜですか?
垂直電源供給では、電流をマザーボード全体に水平に配線するのではなく、VRM からプロセッサ ダイに直接「上向き」に送ります。これにより、PDN が大幅に短縮され、VRM が負荷の近くに移動し、寄生損失が低減され、変換効率と電力密度の両方が向上します。
コンセプトは単純明快です。電流は PCB トレースに沿って水平に流れてチップに到達するのではなく、基板またはパッケージを通って垂直に流れます。これにより、一部の設計では電気経路の長さが大幅に短縮されます。
そこからメリットが連鎖的に生まれます。経路が短いほど、寄生抵抗と寄生インダクタンスが低くなります。寄生容量が低いほど、過渡応答が速くなります。また、より高速な過渡応答は、VRM が現代の急速な負荷変動に対応できることを意味します。AIデータセンターGPU ワークロードの需要。
3D パッケージングと熱統合
電力の流れの方向を超えて、電源モジュールのパッケージングと構造設計は、VRM 効率、熱性能、拡張性に直接影響します。 VRM テクノロジーは、従来の平面パッケージングから、よりコンパクトで高密度の 3 次元構造へと移行しています。--。
これらの高度なパッケージング手法により、インダクタと熱管理がチップ パッケージ自体に統合されます。電力変換ステージをプロセッサ ダイに物理的に近づける (またはその下にさえ置く) ことにより、VRM コンポーネントからのより効果的な熱抽出を可能にしながら、PDN 長をさらに短縮します。平面から 3D へのこの進化は、次世代の高密度ラック導入-取締役会のスペースが非常に貴重な場所です。
48V 中間バスコンバータ: HSC トポロジーと GaN の利点
データセンター用の 48V 電源アーキテクチャでは、中間バス コンバータ (IBC) が高電圧バスと低電圧負荷の間の重要なリンクとして機能します。-約 48V から 12V または 6V までの電圧変換を処理します。
ハイブリッド スイッチト キャパシタ（HSC）コンバータの仕組み
ハイブリッド スイッチト キャパシタ（HSC）コンバータは、スイッチト キャパシタ コンバータと LLC 共振コンバータの利点を組み合わせたものです。-スイッチング デバイスのゼロ電圧スイッチング (ZVS) ターンオンとほぼゼロ電流スイッチング (ZCS) ターンオフの両方を実現します。{{3}
標準の LLC コンバータと比較すると、HSC トポロジは同期整流器と変圧器巻線の損失を低減します。電圧変換率も向上します。入力電圧と出力電圧の関係はスイッチト キャパシタ ネットワークによって設定されます。-、固定比率の高効率変換ステージを提供します。-
インフィニオンは、寸法わずか 42 x 18 x 7.7 mm、トランス巻数比 8:1 の 1.3 kW HSC コンバータ モジュールを開発しました。このコンパクトなモジュールは、HSC トポロジがデータセンターの電力変換にもたらす密度の利点を実証します。
損失はどこから来るのでしょうか?
HSC のソフト スイッチング パフォーマンスにより、大きな損失はスイッチング デバイス自体から発生するものではありません。{0}}代わりに、磁気コンポーネントと PCB に集中します。実験用プロトタイプの損失解析により、磁気コンポーネントの損失が、一般的な HSC コンバータの総損失の 50% 以上を占めることがわかりました。
この分布は設計の最適化に重要な意味を持ちます。エンジニアはスイッチの選択に主に焦点を当てるのではなく、効率を高めるために高度な磁気設計と PCB レイアウトを優先する必要があります。
出力インピーダンスとデッドタイムの影響-
デッドタイム (スイッチング遷移間の短い間隔) の間、スイッチング デバイスの接合容量の充電はコンバータの出力インピーダンスに直接影響し、ひいては動作効率に影響を与えます。
出力インピーダンス (Rout) はデッドタイム (tdt) に比例します。デッドタイムが長くなると、インピーダンスが高くなり、効率が低下します。この関係により、スイッチング速度が HSC パフォーマンスの重要な要素となり、まさにそこに次の主要なイノベーションが関わってきます。
GaNデバイスが大きな違いを生む理由
窒化ガリウム (GaN) デバイスを HSC トポロジに導入することは、効率と電力密度の両方を向上させるための重要なステップです。GaN トランジスタはゲート電荷が低く、スイッチング速度が速いシリコン製の同等品よりも優れており、出力インピーダンス (Rout) が大幅に減少します。
実際の効果は顕著です。シリコン FET を GaN デバイスに置き換えた HSC プロトタイプでは、トップサイド FET の数が 8 個からわずか 4 個に減り、コンポーネント数が半分に減りました。-この削減は、モジュール サイズの小型化、コストの削減、および組み立ての簡素化に直接つながります。
効率テストでは、GaN- ベースのプロトタイプがシリコン バージョンよりわずかに高いピーク効率を達成していることが示されています。 1 kW の全負荷時、GaN と Si の効率差は約 0.15% で、どちらも高い変換効率を達成します。 GaN の本当の利点は、コンポーネント数の削減、電力密度の向上、および急速に変化する AI ワークロード下での動的パフォーマンスにメリットをもたらす低い出力インピーダンスに現れます。
高電圧中間バスコンバータ: 800V から 50V および 800V から 12V
800V HVDC バス アーキテクチャでは、高電圧中間バス コンバータ (HVIBC) が重要な第 1 段階となります。{1}キャビネット レベルの 800V バスを、下流の VRM ステージに電力を供給する中電圧レールに降圧します。{3} 2 つの HVIBC 設計が現在の状況を支配しています。
800V ～ 50V LLC DCX
800V-～-50V LLC DCX は、巻数比 16:1 の共振 LLC トポロジを使用して、800V バスを約 50V に変換します。これは従来の 48V エコシステムと整合しており、既存のダウンストリーム IBC および VRM 設計と互換性があります。
インフィニオンの 800V-～50V LLC DCX プロトタイプ1.6 W/mm²の電力密度を達成します。この高密度は、基板スペースのあらゆるミリメートルがコンピューティング、メモリ、およびネットワーキング ハードウェアと競合する AI サーバー ラックでは非常に重要です。
800V～12V LLC DCX
800V-～-12V LLC DCX は、64:1 の巻数比により、より積極的なアプローチを採用しています。 800V バスを直接 12V に変換し、中間の 48V 段を完全に排除します。
インフィニオンの 800V-～-12V LLC DCX プロトタイプは、1.2 W/mm² の電力密度を達成しています。密度は 50V バージョンより若干低いですが、このアプローチによりバスと GPU 間の変換ステージの総数が減り、エンドツーエンドの効率が向上して密度の差を相殺できます。-。
2 つのアプローチの比較
これら 2 つの HVIBC のどちらを選択するかは、ダウンストリーム アーキテクチャによって異なります。実証済みの IBC と VRM を備えた既存の 48V エコシステムを中心に構築している場合、800V-～-50V パスにより互換性と高い第 1 段階密度が提供されます。-合計の変換段階を最小限に抑え、電源チェーンを簡素化したい場合は、800V{10}} から -12V へのルートにより、初段の密度が若干低くなり、潜在的な PDN の課題が発生しますが、より短いパスが提供されます。
48V シングルステージ VRM アーキテクチャの違いは何ですか?{1}
48V シングルステージ VRM アーキテクチャでは、出力インダクタンスをトランスに直接統合する電流ダブラー整流器トポロジが使用されています。-これにより、個別のインダクタ部品が不要になり、磁気素子の体積が大幅に削減され、バスからプロセッサコアまでの電力経路が短縮されます。
12V/6V VRM アーキテクチャを説明した後、もう 1 つの主要な技術的ルートである 48V VRM アーキテクチャを見てみましょう。従来の 12V/6V アプローチと比較して、このアーキテクチャは、より高いバス電圧、より少ない変換段、より高い変換効率、およびより高い電力密度をターゲットとしています。これは急速に、次世代 AI サーバー電源システムにとって重要な方向性になりつつあります。-
現在の-ダブラー整流器トポロジ
現在のダブラー整流器トポロジは、データセンター アプリケーション向けの 48V VRM 設計の基礎です。-これは、AI ワークロードの要求に適した、高い降圧比、大電流容量、構造の簡素性の組み合わせを提供します。-
主な利点は、出力インダクタをトランス自体に統合できることです。トランスの磁化インダクタンスは出力インダクタンスとして機能し、磁気部品の体積を大幅に削減し、電力密度を高めます。磁気コンポーネントが少ないということは、損失源が少なくなり、基板上のレイアウトがよりコンパクトになることも意味します。
ゼロバイアス TLVR との統合-
これをさらに進めて、インフィニオンは、現在のダブラー整流器トポロジと、{0}}ゼロバイアス-トランス-インダクタ電圧レギュレータ（TLVR）。この組み合わせにより、固定-比率電流-ダブラーステージに電圧レギュレーション機能が追加されます。
実験結果は、このアプローチが強力な過渡性能を実現することを示しています。 48V 入力において、プロトタイプは 90.3% のピーク効率と 0.5 A/mm² の電流密度を達成しました。これらの数値は、低電圧 VRM 設計と比較すると控えめに見えるかもしれませんが、このような大きな降圧比 (48V から 1V 未満) を処理する単段コンバータとしては大きな進歩を表しています。{6}{6}
このルートが注目を集めている理由
48V シングルステージ VRM アプローチは、基本的なスケーリング問題に対処するため、関心を集めています。-ラックの電力がメガワットレベルに近づくにつれて、変換段階ごとに損失が追加され、スペースが占有されます。このアーキテクチャでは、GPU 近くの単一ステージ VRM に 48 V の電力を直接供給することで、チェーンから変換層全体を削除します。-
トレードオフは明らかです。VRM 自体は、単一ステージではるかに大きな電圧ステップダウンを処理する必要があるため、現在、複数ステージのアプローチと比較して電力密度が制限されています。-しかし、途中でエネルギーを損失するステージが少ないため、システム全体の効率は競争力のあるものになります。
AI データセンターに適切な DC/DC アーキテクチャを選択する方法
現在のラックの電力密度、拡張性のタイムライン、既存のエコシステムが 48V インフラストラクチャを中心に構築されているか、12V インフラストラクチャを中心に構築されているかという 3 つの要素に基づいて選択してください。単一の「最良の」アーキテクチャはありません。 3 つの 800V DC/DC スキームはそれぞれ、特定の導入シナリオに適合します。
アーキテクチャを電力密度に合わせる
250 kW 未満のラックの場合は、48 V バス アーキテクチャを備えた既存の分散型 UPS が引き続き動作します。この範囲で運用していて、すぐに大規模な拡張を計画していない場合は、データセンターラックソリューションまた、ケーブル配線は、フルパワーのアーキテクチャのオーバーホールよりも即時に価値を提供できる可能性があります。
250 ～ 500 kW の範囲のラックの場合、3 つの 800 V DC/DC スキームのいずれかを使用した HVDC 側キャビネットのアプローチが必要になります。{2} 3 つの中から選択する場合は、すでに所有している VRM および IBC インフラストラクチャを考慮する必要があります。
500 kW 以上 (1 MW を視野に入れて) をターゲットとする施設の場合は、SST を備えたハイブリッド DC マイクログリッド アーキテクチャを計画します。これは長期的な投資ですが、将来の拡張を念頭に置いて構築することで、費用のかかる改修を回避できます。-
エコシステムを考慮する
実証済みの IBC と VRM を備えた成熟した 48V エコシステムがある場合、800V-から-50V- への 3 段階パスが最もスムーズな移行を実現します。高電圧フロントエンドのみをアップグレードしながら、既存のダウンストリーム コンポーネントを再利用します。
新しく構築する場合で、可能な限りシンプルな電源チェーンが必要な場合は、800V-～-12V の 2 段階アプローチでコンポーネントを最小限に抑えます。 PDN 設計が関連する電流密度を処理できることを確認してください。
電力密度と変換効率が最優先事項であり、新しい 48V VRM テクノロジーに投資できる場合は、単一ステージ VRM ルートが最短の電気経路と最小の損失ステージを提供します。-
ケーブル配線を忘れないでください
電源アーキテクチャの決定は、単独で存在するものではありません。ラック内のケーブル配線と光接続は、電力密度に対応する必要があります。より高密度のラックには-が必要ですAI ワークロード向けに最適化された DAC および AOC ケーブル高速-とともに800G光トランシーバーラック-から-、ラック-から-のスイッチリンク。システム全体が動作するには、物理インフラストラクチャが電気インフラストラクチャと一致する必要があります。
COBTEL では、AI データセンターに特化したエンドツーエンドの 400G/800G/1.6T 伝送ソリューションを開発しました。{0}{1}これにより、電源アーキテクチャの選択がラック レイアウトから光接続、ケーブル管理標準.
結論
800V HVDC 電源アーキテクチャへの移行は、将来の可能性ではありません。それが今起きています。 AI プロセッサの消費電力が 2 kW から 4 kW に上昇し、シングルラックの需要が 150 kW から 1 MW に上昇する中、従来の AC/48V サプライ チェーンでは拡張できません。-
3 つの DC/DC 変換方式（800V- から -50V、800V- から -12V、および 48V のシングルステージ VRM）は、それぞれこの進化において特定の役割を果たします。 GaN デバイス、垂直電源供給、および高度なパッケージングにより、3 つのルートすべてにわたる移行が加速しています。データセンター計画者にとっての問題は、800V HVDC を採用するかどうかではなく、どの変換パスが自社のタイムラインと既存のインフラストラクチャに適合するかということです。
AI データセンター インフラストラクチャを計画またはアップグレードしている場合、COBTEL のエンジニアリング チームは、電力アーキテクチャに適合する適切なラック、ケーブル配線、光接続ソリューションの選択をお手伝いします。私たちのチームとの会話を開始するには、以下のお問い合わせフォームに記入してください。
よくある質問
1. なぜ 800V HVDC が AI データセンターのサーバー ラックの標準になりつつあるのでしょうか?
従来の AC/48V 電源アーキテクチャは、数十キロワットを消費するラック向けに設計されていました。 AI ラックは現在 150 kW を超え、600 kW ～ 1 MW に向かっています。これらの電力レベルでは、低電圧 DC バスには非常に厚い銅導体が必要となり、許容できない抵抗損失が発生します。{6}}の800V HVDC バスにより電流が削減されます同じ電力の 48V と比較して約 16 倍になり、導体の重量、抵抗損失、物理的スペース要件が削減されます。
2. 2 段 DC/DC 変換アーキテクチャと 3 段 DC/DC 変換アーキテクチャの違いは何ですか?{1}
3 ステージ アーキテクチャ（800V- から - 50V スキームなど）は、3 段階で電圧を変換します。800V から 50V、次に 50V から 6V、そして 6V からプロセッサの 0.8V コア電圧です。 2 段階アーキテクチャ (800V から 12V へのスキームなど) では、800V を直接 12V に変換し、次に 12V を 0.8V に変換することで中間ステップを省略します。一般に、ステージが少ないほど損失が少なく、設計がシンプルになりますが、個々の変換ステージごとに大きな要求が課せられます。
3. GaN デバイスはデータセンターの DC/DC コンバータの効率をどのように向上させますか?
GaN (窒化ガリウム) トランジスタは、シリコン デバイスよりもスイッチングが速く、ゲート電荷が低くなります。ハイブリッド スイッチト キャパシタ コンバータでは、シリコン FET をGaN トランジスタにより、トップサイドの FET 数が 8 から 4 に削減されました-ほぼ同等の全負荷効率を維持しながら。{0}}スイッチングの高速化により、デッドタイム損失と出力インピーダンスも低減され、AI ワークロードに特有の急速な負荷変動下での動的パフォーマンスが向上します。-
4. AI サーバーの電力システムにおいて垂直電力供給はどのような役割を果たしますか?
垂直電源供給では、電流をマザーボード全体に水平に配線するのではなく、VRM からプロセッサ ダイに直接「上向き」に送ります。これにより、電力供給ネットワークが大幅に短縮され、寄生抵抗とインダクタンスの低減。その結果、より高速な過渡応答、より低い PDN 損失、より高い電力密度が実現します。これは、数百から千アンペアを超える電流を消費する AI チップにとって特に重要です。
5. 既存の 48V データセンター インフラストラクチャを 800V HVDC にアップグレードできますか?
はい、適切な移行パスがあれば可能です。 800V-～-50V DC/DC スキームは、高{6}}電圧フロントエンド ステージ-を追加しながら、既存の 48V ダウンストリーム コンポーネント（IBC と VRM）を再利用するように特別に設計されました。これにより、データセンターは段階的にアップグレードできます。既存の 48V- ～ -12V IBC と 12V/6V VRM を維持しながら、HVDC サイド キャビネットと高電圧 IBC を追加できます。-完全にゼロから再設計する必要があるのは、最大の効率を目標とする新しいビルドの場合のみです。
