Co Packaged Optics CPOとは何ですか?次世代 AI データセンター相互接続ガイド-

Jul 11, 2026

ご伝言

TL;DR: Co Packaged Optics（CPO）は、光エンジン（トランシーバー）と電気スイッチチップ（ASIC）を単一の共通基板上にパッケージ化する高度なヘテロジニアス統合テクノロジーで、従来の銅基板トレースをミリメートル規模の直接的な高密度光接続に置き換えます。--CPO は、光トランシーバ-フォトニックチップレットと呼ばれることが多い-をフロントパネルの別個のモジュールとしてではなく、スイッチパッケージ内に直接配置することで、電気信号経路をセンチメートルからミリメートルに短縮します。この革新的なアーキテクチャにより、消費電力が最大 70% 大幅に削減され、帯域幅密度が向上し、次世代 AI クラスタやハイパースケールデータセンターにおける銅線ケーブルの物理的制限がなくなりました。{4}}迷っているなら同時パッケージ光学系とは何ですかこの包括的な技術ガイドでは、ネットワークインフラストラクチャの内部構造、パッケージ構造、電力効率、主要な業界プレーヤーについて詳しく説明し、将来のネットワークインフラストラクチャを拡張する鍵となる理由を説明します。

高速ネットワークは、従来の銅線ケーブルでは乗り越えることができない物理的な壁にぶつかっています。-人工知能 (AI) クラスターがスケールアップするにつれて、銅線は、電力を消費して極度の熱を発生させることなく、大量のデータレートを処理するのに苦労しています。

スイッチを溶かさずに、800G、1.6T、そしてそれ以上でデータの流れを維持するにはどうすればよいでしょうか?

その答えは、画期的なアーキテクチャの変化、つまり共パッケージ光学系 (CPO) にあります。しかし同時パッケージ光学系とは何ですかそして、なぜそれが突然、光通信業界で最も話題になった技術なのでしょうか?{0}}

COBTEL では、光通信およびネットワークケーブル業界で 20 年以上にわたり、 ファイバートランシーバーの種類 1G SFP モジュールから今日の 1.6T 構成に進化しました。 CPO は次の飛躍であり、AI、クラウド、またはハイパフォーマンスコンピューティングのネットワークを設計する人にとって、CPO を理解することが重要です。-

Co Packaged Optics (CPO) とは何ですか?

Co Packaged Optics（CPO）は、光エンジン（トランシーバー）と電気スイッチチップ（ASIC）を単一の基板上にパッケージ化する高度なヘテロジニアス統合テクノロジーで、長い銅基板の配線をミリメートル規模の高密度光接続に置き換えます。{0}{1}

基本的なレベルでは、共同パッケージ光学系 (CPO) は、モジュラートランシーバーシステムから高度に統合された共同パッケージチップシステムへの移行を表します。 CPO を理解するには、従来の光トランシーバーを「オフィストランスレーター」として考えてください。標準的なセットアップでは、このトランスレータはスイッチの端 (フロントパネル) に配置されます。メインスイッチチップ (スピーカー) がデータを送信したいときは、長いノイズの多い PCB 銅線を通って、コネクタを介してフロントパネルに至るまで大声で発信する必要があります。次に、フロントパネルの変換器がそれらの電気信号を光に変換し、ファイバーに送信します。

CPO は、通訳者を講演者と同じオフィスに直接移動させます。光学エンジン (電気を光に変換する部分) を別個のフロントパネルボックスから取り出し、メインスイッチ ASIC と同じマルチチップ基板上に直接配置することで、電気信号の移動距離が数センチメートルからわずか 2 ～ 5 ミリメートルに短縮されます。-この距離は非常に短いため、高周波信号を送信するために必要な電力は大幅に低下し、信号の劣化や伝送エラーが事実上排除されます。{6}}

別の日常的なたとえを使用すると、従来の光モジュールは、近隣の都市に配送配送センターを置くようなものです。荷物を届けたいときはいつも、長い高速道路でトラックを運転しなければなりません。 CPO は、配送センターを工場の倉庫のすぐ隣に移動するようなものです。移動距離は数センチから数ミリに縮みます。

CPO is like moving the distribution center directly next door to your factory warehouse. The travel distance shrinks from several centimeters to just a few millimeters.

移動距離が非常に短いため、信号を送信するために多くの電力を必要とせず、電力損失と伝送エラーが大幅に減少します。

以下は、CPO がどのようにパラダイムをシフトするかを示す簡単な比較です。

特徴	従来のプラグイン可能なモジュール	Co パッケージドオプティクス (CPO)
光学エンジンの配置	スイッチのフロントパネル	スイッチ内部、チップ基板上
電気経路長	10～30センチメートル	2～5ミリ
消費電力	高 (銅線経路が長いため)	低 (最大 70% の省電力)
DSP の依存関係	高 (強力な信号調整が必要)	低 (多くの場合、DSP を完全に削除できる)
メンテナンスと交換	簡単（前面からホットスワップ可能）-	複雑 (特殊なモジュール設計が必要)

基本的なレベルで光モジュールとは何かを理解することが、CPO を理解するための出発点となります。従来のモジュールは独立したプラグイン可能な外部ボックスですが、CPO は「モジュラーシステム」から「同時パッケージ化されたチップシステム」への移行を表しています。

従来のプラグイン可能なモジュールが物理的な限界に達するのはなぜですか?

従来のプラグ可能モジュールは、シングルチャネルレート 224 Gbps で物理的限界に達します。これは、高周波電気信号が銅基板の配線上で急速に劣化し、信号の整合性を回復するために電力を大量に消費するデジタルシグナルプロセッサ（DSP）が必要になるためです。{0}{2}過去 20 年間、プラガブルトランシーバーはデータ通信の基盤でした。モジュールが破損した場合、エンジニアはスイッチ全体をシャットダウンすることなく、モジュールを引き出して新しいモジュールを差し込むことができました。このプラグ-アンド-のシンプルさにより、データセンターの拡張が驚くほど簡単になりました。

ただし、単一チャネルの速度が 224 Gbps に近づくにつれて、高周波電気信号はプリント基板（PCB）上の銅線トラックを通過する際に極端な減衰（信号強度の損失）を受けます。-このような速度では、信号は非常に急速に劣化するため、ノイズが混ざった曖昧な状態で到着します。これをクリーンアップするために、従来のトランシーバーは高速再構成器として機能するデジタル信号プロセッサ (DSP) チップに依存しています。-ただし、光モジュール内の 1 つの DSP チップは 5 ～ 10 ワットの電力を消費する可能性があり、数十のトランシーバにわたって電力を消費すると、極度の熱ボトルネックが発生します。 CPO は、銅線経路をほぼ完全に削除することでこの問題を解決します。

CPO はどのようにしてこれほどの電力を節約できるのでしょうか?

CPO による極度の省電力メリットは、次の 2 つの主な領域から得られます。{0}

DSP の廃止またはダウンサイジング:スイッチチップ (ASIC) と CPO 光学エンジンの間の距離はわずか数ミリメートルであるため、電気信号は鮮明でクリーンなままです。このシステムでは、複雑な信号復元を実行するために大量の電力を消費する DSP が不要になり、ポートあたり 5 ～ 10 ワットの電力が瞬時に削減されます。-
ドライバーの電力を減らす: 信号線が短い場合、電気アンプ (ドライバー) は、ギャップを通過するためにそれほど多くの電圧を加える必要がありません。これにより、ドライバーの電力が従来のシステムに必要な電力の数分の一にまで下がります。
-ポートあたりの節約:NVIDIA が発表したデータによると、CPO 対応設計に切り替えると、個々のポートの消費電力が 30 ワットからわずか 9 ワット（70% 減少）に減少します。{0}

システム-全体の節約:- スケールアップ AI アーキテクチャでは、Meta のハードウェア分析により、800G の従来のプラガブルモジュールは約 15W を消費するのに対し、Broadcom の Bailly CPO スイッチ内の光学エンジンは、提供される帯域幅 800G あたりわずか 5.4W しか消費しないことがわかりました（65% の電力節約）。このチップレベルでの熱の除去により、グリーンで持続性の高い AI コンピューティングが現実のものになります。

CPO システムの内部はどのようなものですか?

標準的な CPO システムは、電気光変換用のシリコンフォトニクスエンジン、外部接続用の高精度光ファイバアレイ (FAU)、頭脳として機能する特定用途向け集積回路 (ASIC) スイッチチップの 3 つのコアコンポーネントで構成されています。-

一緒にパッケージ化された光学設計の内部では、物理レイアウトが、広げられたボードから高密度の統合マイクロシステムに変化します。{0}{1}その内部を構成する3つの柱は次のとおりです。

シリコンフォトニクスエンジン (PIC):シリコンフォトニクス (SiPh) に依存します。フォトニック集積回路 (PIC) は標準の CMOS プロセスを使用して製造されており、微細な光導波路、変調器、検出器をシリコンチップ上に直接印刷できます。
高精度ファイバーアレイユニット (FAU):PIC が電気信号を光に変換すると、FAU は数十本の個々のファイバを PIC の光ポートに微視的な精度（ミクロン-レベルの端面公差-）で位置合わせします。
スイッチ ASIC (コアブレイン):ネットワークルーティングを管理する中央プロセッサ。2.5D または 3D スタッキングを使用して、単一のマルチチップパッケージ基板上の PIC の隣に直接配置されます。{0}}

外部レーザー光源 (ELS): 電球をオーブンの外に置く

CPO パッケージ内部には、熱という大きな設計上の課題が 1 つあります。シリコンスイッチ ASIC は信じられないほど熱くなりますが (小さなオーブンのように動作します)、レーザーは温度に非常に敏感です。レーザーチップが熱くなりすぎると、効率が低下し、寿命が急激に短くなります。

これを解決するために、CPO アーキテクチャでは外部レーザー光源 (ELS) を使用します。レーザーエミッターは高温のチップパッケージから完全に外され、スイッチの冷えたフロントパネル上に配置されます。次に、高密度光ファイバーケーブルが、変調されていないレーザー光をフロントパネルからチップ上の CPO エンジンに導きます。

この設計により、「熱に敏感な電球」が「炉」から安全に保たれ、システムの信頼性が大幅に高まります。{0}これらのコンポーネントのダイナミクスを習得するには、光トランシーバーの主要部品を研究することが非常に役立ちます。

主なパッケージ構造 CPO光モジュールの種類

エンジニアが光学チップと電気チップを物理的に配置、接続、積層する方法によって、CPO のパッケージ構造が決まります。現在、業界は 2D、2.5D、3D パッケージングという 3 つの主要な構造に落ち着きました。

1. 2D パッケージ化（-サイド-統合）

2D 構成では、電子集積回路 (EIC) と光集積回路 (PIC) が同じ有機基板または PCB 上に並べて配置されます。--。

ワイヤーボンディング CPO:EIC と PIC は基板に接続され、細い金線がそれらの間のギャップを橋渡しします。これは柔軟性が高く、構築が簡単ですが、ワイヤループによって大きな寄生容量が発生し、高速パフォーマンスが制限されます。-

フリップ-チップCPO:チップは上下逆にされ、小さな金属バンプでセラミック基板に接続されます。これにより、信号経路が短くなり、熱特性が向上しますが、多層セラミック基板は高価です。-

ファンアウトウェーハ-レベルパッケージング (FOWLP):PIC と EIC は合成ポリマー層に成形され、それらをリンクするために高密度の金属線（再配線層、または RDL）がその上に印刷されます。{0}}これにより、ワイヤボンドやバンプが完全に排除され、非常に薄く高性能のモジュールが作成されます。-

現実世界の例-: Broadcom の Bailly 51.2T CPO スイッチは、FOWLP を使用して、中央スイッチ ASIC の周りに 8 つの光エンジンをパッケージ化しています。

2. 2.5D パッケージ化（インターポーザー-ベースの統合）

2.5D パッケージングでは、インターポーザーアクティブチップと下部基板の間。アクティブチップはこのインターポーザーの上にあり、インターポーザーには、チップ間で信号をルーティングするための信じられないほど高密度の微細な配線が含まれています。

シリコンインターポーザー:PIC と EIC はシリコンの薄い層上にあります。これはチップの熱膨張に完全に一致し、物理的な反りを防ぎます。ただし、シリコンは半導体であるため、高周波信号によって基板にエネルギーが漏れ出す可能性があります。

ガラスインターポーザー:チップはガラスインターポーザー上にあります。ガラスは優れた電気絶縁体であり、高周波信号をクリアに保ちます。-

OFC 2026 マイルストーン:インテルは、2026 年の光ファイバー通信カンファレンスでガラス基板 CPO プロトタイプをデモンストレーションし、相互接続密度が 10 倍増加することを実証しました。{0}

EMIB (埋め込み型マルチ-ダイ相互接続ブリッジ):巨大で高価なインターポーザーの代わりに、小さくて薄いシリコンの「ブリッジ」がチップエッジの真下の有機基板内に埋め込まれ、それらをリンクします。これによりコストが節約され、優れた信号整合性が維持されます。

3. 3D パッケージング (縦積み)

3DパッケージングはCPOの究極の進化を表します。エンジニアは光学チップと電気チップを並べて配置するのではなく、一方を他方の上に直接重ねて垂直に積み重ねます。--

インターポーザーとしての PIC:電子チップ（EIC）は、高度な銅{0}対-ハイブリッドボンディングを使用して、光学チップ（PIC）の上に直接積層されます。

プラットフォーム標準:TSMC の COUPE (Compact Universal Photonic Engine) 3D プラットフォームはこのアプローチを採用しており、寄生容量を 85% という驚異的な削減を実現し、信号遅延を 95% 削減しています。

インターポーザーとしての EIC:PIC は EIC の上に積み重ねられます。これにより、高温になった電子チップが底部基板に直接接続され、冷却が容易になります。

有機基板の埋め込み:シリコンフォトニクスは有機基板内に直接埋め込まれており、光の経路に内蔵ポリマー導波路を使用しています。{0}これはコスト効率が非常に優れていますが、高熱下では反りやすくなります。-

これら 3 つの構造的アプローチにわたるトレードオフの概要を次に示します。

包装タイプ	相互接続密度	シグナルインテグリティ	製造コスト	熱管理	商用化準備状況 (2026 年時点)
2D パッケージング	適度	適度	低から中程度	公平	成熟した (Broadcom Baily、Cisco SiliconOne)
2.5Dパッケージング	高い	高い	高い	良い	スケールアップ (CoWoS システム)
3Dパッケージング	超-高	素晴らしい	非常に高い	困難 (液体冷却が必要)	新興（NVIDIA Quantum-X800、TSMC COUPE）

CPO を構築しているのは誰ですか?地球生態系マップ

CPO は局所的な取り組みではありません。これにより、シリコン設計、高度なパッケージング、レーザー製造、物理的なケーブル配線インフラストラクチャにわたる大規模な世界的コラボレーションが引き起こされました。

1. 国際的なシリコンおよびシステムの巨人

エヌビディア:CPO 商業化の最も積極的な推進力。 NVIDIA の Quantum-X800 Q3450-LD 水冷 CPO スイッチ (TSMC の 3D COUPE プラットフォームを使用) は、144 ポートにわたって合計 115.2 Tbps の帯域幅を提供し、DSP を完全に排除してスイッチラックあたり 3 キロワット以上の電力を節約します。

ブロードコム:初期の先駆者。 Broadcom は、Bailly 51.2T CPO スイッチに続いて Tomahawk 6 Davisson CPO ASIC を導入し、200 Gbps のシングルチャネル速度を達成し、光消費電力を 70% 削減しました。{3}

インテル:インテルは 20 年以上の研究を活かし、高帯域幅の光パスを使用して CPU と GPU チップを直接リンクする光計算相互接続 (OCI) に焦点を当てています。-

シスコとマーベル:カスタムの SiliconOne CPO ルーターと統合された 3D シリコンフォトニクスエンジンをカスタマイズされた XPU 内に直接構築します。

2. 半導体ファウンドリ

TSMC:COUPE プラットフォームを使用して基本的な製造エンジンを提供し、光回路と電気回路の大量の 3D ハイブリッドボンディングを可能にします。{0}

GlobalFoundries (GF Fotonix) とタワーセミコンダクター:主要な技術ビルダー向けに、オープンで高度に標準化されたシリコンフォトニクス設計プラットフォームを提供します。

3. サプライチェーンとコンポーネントのリーダー

精密アライメント (FAU):Tianfu Telecom は、高精度 FAU 製造と 1.6T 光エンジンの世界的リーダーであり、ハイエンド AI CPO システムの中核サプライヤーとしての役割を果たしています。{0}{2}

レーザーエミッター (ELS):Lumentum と Coherent は、外部レーザー光源の主要な開発者です。一方、Yuanjie Technology のような企業は、CW-DFB レーザーチップを供給することで強力な市場地位を築いています。

スイッチと冷却インフラストラクチャ:Ruijie Networks、H3C、Envic などの冷却専門会社は、高熱負荷を管理するための CPO 対応の液体冷却セットアップを提供しています。{1}

4. エコシステムにおける COBTEL の役割

COBTEL は、高度な光学コンポーネントの OEM メーカーとして、物理インフラストラクチャ層で重要な役割を果たしています。 CPO システムは、レーザー光と信号を配線するために非常に多くのファイバーを利用します。当社の高精度 MPO ファイバーパッチコードとカスタムサーバーキャビネットは、CPO スイッチや AI アクセラレータに必要なサブミクロンの許容誤差と高密度をサポートするように特別に設計されています。-

CPO は従来のプラグイン可能なモジュールを完全に置き換えますか?

いいえ、CPO とプラガブル光モジュールは当面は共存するでしょう。これは、プラガブルは長距離、柔軟性が高く、ホットスワップ可能なリンクに引き続き理想的である一方、CPO は短距離、超高密度の AI クラスタをターゲットとしているためです。{{1}{1}}プラガブルは、フロントパネルの素早いホットスワップが不可欠な長距離データセンター相互接続 (DCI) - の王者であり続けています。- CPO は、帯域幅密度と省電力が最終的な優先事項である AI ワークロードの GPU- 間-など、100 メートル未満の短距離、超高帯域幅アプリケーションの究極のマスターです。{{10}{11}} Near-Packaged Optics (NPO) はブリッジステップとして機能し、ASIC の隣のマザーボード上に光学エンジンを配置して、フル 3D CPO パッケージングの最初の複雑さを排除して電気経路を大幅に短縮します。

Pluggables: 長距離と柔軟性の王様

都市や州にまたがる 2 つのデータセンターをリンクするなど、長距離データセンター相互接続（DCI）-{1}}では、当社の大容量 800G 光トランシーバーのような従来のプラグイン可能なモジュールが引き続き標準となります。{{3}

これらのリンクには超高密度のチップ統合は必要ありませんが、高い柔軟性が必要です。{0}長距離送信機に障害が発生した場合、前面パネルのプラグイン可能なモジュールを交換するのに数秒かかり、スイッチの残りの部分は動作し続けます。-

CPO: 短距離-超高帯域幅-の達人

CPO の自宅は AI クラスター内にあります。 GPU を他の GPU に接続する場合、または距離が短い (100 メートル未満) 単一ホール内でスパインスイッチをリンクする場合、帯域幅密度と省電力が最終的な優先事項になります。

この分野では、CPO は比類のないものです。

業界アナリストは、CPO が出荷される AI 関連の光モジュールの約 1% を占めるだろうと推定しています。{1}ただし、1.6T および 3.2T アーキテクチャがスケールアップするにつれて、CPO 市場の普及率は 2028 年から 2030 年の間に 20% ～ 35% に上昇すると予測されています。

踏み台: -ニア・パッケージド・オプティクス (NPO)

従来のプラガブルから完全な CPO への飛躍は技術的に複雑であるため、業界ではニア・パッケージド・オプティクス (NPO) と呼ばれる中間ステップを採用しています。{0}

理解 光リンクモジュールとは何ですか 基本的なレベルでは、CPO を理解するための出発点となります。従来のモジュールは独立したプラグイン可能な外部ボックスですが、CPO は「モジュラーシステム」から「同時パッケージ化されたチップシステム」への移行を表しています。

従来のプラグイン可能なモジュールが物理的な限界に達するのはなぜですか?

従来のプラグ可能モジュールは、シングルチャネルレート 224 Gbps で物理的限界に達します。これは、高周波電気信号が銅基板の配線上で急速に劣化し、信号の整合性を回復するために電力を大量に消費するデジタルシグナルプロセッサ（DSP）が必要になるためです。{0}{2}

過去 20 年間、プラガブルトランシーバーはデータ通信の基盤でした。モジュールが破損した場合、エンジニアはスイッチ全体をシャットダウンすることなく、モジュールを引き出して新しいモジュールを差し込むことができました。このプラグアンドプレイのシンプルさにより、データセンターの拡張が驚くほど簡単になりました。-

ただし、単一チャネルの速度を 224 Gbps に近づけようとすると、物理法則に真っ先に直面することになります。{2}高周波電気信号は、プリント基板 (PCB) 上の銅線トラックを通過する際に極端な減衰（信号強度の損失）を受けます。-

224Gbps では、電気信号は非常に急速に劣化するため、10 ～ 30 センチメートルの銅基板を伝わってプラグイン可能なモジュールに到達するまでに、電気信号は完全に歪みます。到着すると、ノイズが混ざった曖昧な状態になります。

これを解決するために、従来のトランシーバーはデジタルシグナルプロセッサ (DSP) チップに依存しています。 DSP は高速再構成器のように機能し、複雑な数学を使用して元の信号がどのようなものかを「推測」し、それをクリーンアップします。-

しかし、DSP は非常に電力を消費し、高価です。{0}光モジュール内の 1 つの DSP チップは 5 ～ 10 ワットの電力を消費する可能性があります。これに、単一の高密度スイッチに接続された数十のトランシーバーが加わると、大きな熱問題が発生します。-スイッチのフェイスプレートが仮想炉に変わります。

高度に最適化されたものであっても、 400G QSFP-DD トランシーバー プラグ可能な設計をエンジニアリングの絶対的な限界まで押し上げます。これらの速度を超えると、銅配線を機能させることは、もはや製造の改善の問題ではなくなります。それは物理的なボトルネックです。 CPO は、銅線の品質を向上させるのではなく、銅線の経路をほぼ完全に削除することでこの問題を解決します。

CPO はどのようにしてこれほどの電力を節約できるのでしょうか?

CPO は電気経路を数センチメートルから数ミリメートルに短縮することで電力を節約し、システムでエネルギー集約型の DSP を削除またはスケールダウンして、レーザードライバの要件を下げることができます。{0}}

CPO による省電力のメリットは、主に次の 2 つの分野から得られます。{0}

1. DSPの廃止またはダウンサイジング

スイッチチップ (ASIC) と CPO 光学エンジンの間の距離はわずか数ミリメートルであるため、電気信号が劣化する余地はほとんどありません。パリッときれいに届きます。

これは、システムが複雑な信号復元を実行するために、大量の電力を消費する DSP を必要としないことを意味します。-多くの CPO 設計では、DSP を完全に削除できます。これにより、ポートごとに 5 ～ 10 ワットの電力消費が瞬時に削減されます。

2. ドライバーの電力を削減する

信号線が短い場合、電気アンプ (ドライバー) は信号を伝達するためにそれほど多くの電圧を加える必要がありません。これにより、ドライバーの電力が従来のシステムに必要な電力の数分の一にまで下がります。

この変化による現実世界のエネルギー節約は劇的です。-

-ポートごとの節約:NVIDIA が発表したデータによると、CPO 対応設計に切り替えると、個々のポートの消費電力が削減されます。{0} 30ワットからわずか9ワットまで低下 (70% 減少)。

システム全体の-節約:AI アーキテクチャのスケールアップにおいて、Meta のハードウェア分析によると、800G の従来のプラグ可能モジュールは約 15 W を消費するのに対し、内部の光学エンジンは消費電力が高いことがわかりました。{0} Broadcom の Baily CPO スイッチの消費電力は 800G あたりわずか 5.4W 提供される帯域幅の最大化 (65% の省電力)。

節電は電気代を下げるだけではありません。冷却コストも削減されます。大規模な AI トレーニングクラスターでは、ハードウェアの冷却にプロセッサ自体を実行するのとほぼ同じくらいの電力が必要になることがよくあります。 CPO はチップレベルで熱を排除することで、グリーンで持続性の高い AI コンピューティングを実現します。

CPO システムの内部はどのようなものですか?

A standard CPO system consists of three core components: a silicon photonics engine for electro-optical conversion, a high-precision fiber optic array (FAU) for external connectivity, and an application-specific integrated circuit (ASIC) switch chip acting as the brain.

1. シリコンフォトニクスエンジン (PIC)

個別のレーザーと光学コンポーネントを使用する従来のトランシーバーとは異なり、CPO はシリコンフォトニクス (SiPh) に依存しています。光集積回路 (PIC) は、標準的な CMOS シリコンプロセス (コンピューター CPU を製造するのと同じ工場) を使用して製造されます。これにより、エンジニアは微細な光導波路、変調器、検出器をシリコンチップ上に直接印刷できるようになります。

2. 高精度ファイバーアレイユニット (FAU)-

シリコンフォトニクスエンジンが電気信号を光に変換したら、その光をグラスファイバーに送り込む必要があります。ファイバーアレイユニット (FAU) は、数十の個々のファイバーを PIC 上の光ポートに微視的な精度で位置合わせします。光コアの幅はわずか数マイクロメートルであるため、わずかな位置ずれでも接続が損なわれる可能性があります。

COBTEL で高密度 MPO およびブレークアウトファイバーアセンブリを製造する場合、ミクロンレベルの端面研磨がすでにエンジニアリングの主要な焦点となっています。{{0}{1}{2} CPO システムでは、この精度はチップ基板上で直接調整されます。

3. スイッチ ASIC (コアブレイン)

これは、ネットワークルーティングを管理する中央プロセッサです。 CPO では、この巨大なチップは、高度なパッケージング技術（2.5D または 3D スタッキングなど）を使用して、単一のマルチチップパッケージ基板上のシリコンフォトニクスエンジンのすぐ隣に配置されます。-

A standard CPO system consists of three core components: The Silicon Photonics Engine (PIC), High-Precision Fiber Array Unit (FAU) and The Switch ASIC (Core Brain)